

520.38682X00

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

Shinichi NAKAYAMA, ET AL.

Serial No.:

Filed:

June 30, 2000

Title:

STORAGE SUBSYSTEM AND STORAGE CONTROLLER

Group:

## LETTER CLAIMING RIGHT OF PRIORITY

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231 June 30, 2000

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Patent Application No.(s) 11-353806 filed December 14, 1999.

A certified copy of said Japanese Application is attached.


Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Alan E. Schiavelli

Registration No. 32,087

AES/rdh Attachment (703)312-6600 JC866 U.S. PTO 09/608151



# 日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:


1999年12月14日

出 願 番 号 Application Number:

平成11年特許願第353806号

株式会社日立製作所






# CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 5月19日

特 許 庁 長 官 Commissioner, Patent Office 近藤隆



【書類名】

特許願

【整理番号】

PNT991022

【提出日】

平成11年12月14日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 3/06

【発明者】

【住所又は居所】

神奈川県小田原市国府津2880番地 株式会社日立製

作所 ストレージシステム事業部内

【氏名】

中山 信一

【発明者】

【住所又は居所】

神奈川県小田原市国府津2880番地 株式会社日立製

作所 ストレージシステム事業部内

【氏名】

横畑 静生

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

100068504

【弁理士】

【氏名又は名称】

小川 勝男

【電話番号】

03-3661-0071

【選任した代理人】

【識別番号】

100086656

【弁理士】

【氏名又は名称】

田中 恭助

【電話番号】

03-3661-0071

【手数料の表示】

【予納台帳番号】

081423

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 記憶サブシステム及び記憶制御装置

## 【特許請求の範囲】

#### 【請求項1】

上位外部から受け取った入出力要求に応じて下位外部との間で入出力データの 転送を制御する記憶制御装置において、前記記憶制御装置は、上位外部とのイン タフェースに応じて前記入出力要求を受け取る少なくとも1台の外部インタフェ ースコントローラと、前記入出力要求の処理をする少なくとも1台の制御プロセ ッサと、前記外部インタフェースコントローラと前記制御プロセッサとの間に介 在し、両者間の情報伝送の伝送路となるファイバチャネルインタフェースのルー プとを有することを特徴とする記憶制御装置。

## 【請求項2】

前記外部インタフェースコントローラの上位外部とのインタフェースは、ファイバチャネルインタフェースであることを特徴とする請求項1記載の記憶制御装置。

#### 【請求項3】

前記外部インタフェースコントローラは、ファイバチャネルインタフェースと 異なる上位外部とのインタフェースと前記ループのファイバチャネルインタフェースとの間のインタフェース変換機能を有することを特徴とする請求項1記載の 記憶制御装置。

#### 【請求項4】

前記ループは、入力信号に応じて前記外部インタフェースコントローラと前記 制御プロセッサとの間の伝送経路を形成する電子スイッチ機構を有することを特 徴とする請求項1記載の記憶制御装置。

#### 【請求項5】

上位外部から受け取った入出力要求に応じて下位側の記憶媒体の駆動装置との間で入出力データの転送を制御する記憶サブシステムにおいて、前記記憶サブシステムは、上位外部とのインタフェースに応じて前記入出力要求を受け取る少なくとも1台の外部インタフェースコントローラと、前記入出力要求の処理をする

少なくとも1台の制御プロセッサと、前記外部インタフェースコントローラと前 記制御プロセッサとの間に介在し、両者間の情報伝送の伝送路となるファイバチ ャネルインタフェースのループとを有することを特徴とする記憶サブシステム。

## 【請求項6】

上位外部から受け取った入出力要求に応じて下位外部との間で入出力データの 転送を制御する記憶制御装置において、前記記憶制御装置は、前記入出力要求を 受け取る複数の外部インタフェースコントローラと、前記入出力要求の処理をす る複数台の制御プロセッサと、前記外部インタフェースコントローラと前記制御 プロセッサとの間に介在し、両者間の情報伝送の伝送路となるファイバチャネル インタフェースのループとを有し、前記制御プロセッサは、前記ループを介して 送られる前記入出力要求のうち自プロセッサ宛てのアドレスを有するフレームを 読み込む手段と、読み込んだフレームについて前記入出力要求の処理をする手段 とを有することを特徴とする記憶制御装置。

## 【請求項7】

上位外部から受け取った入出力要求に応じて下位外部との間で入出力データの転送を制御する記憶制御装置において、前記記憶制御装置は、前記入出力要求を受け取る複数の外部インタフェースコントローラと、前記入出力要求の処理をする複数台の制御プロセッサと、前記外部インタフェースコントローラと前記制御プロセッサとの間に介在し、両者間の情報伝送の伝送路となるファイバチャネルインタフェースのループと、前記制御プロセッサによって共通にアクセスされ前記制御プロセッサ対応に処理すべき入出力要求の論理ユニット番号を記憶する記憶手段とを有し、前記制御プロセッサは、他の制御プロセッサの稼動状態を監視する手段と、他の制御プロセッサが停止していることを検出したとき、前記記憶手段上の前記論理ユニット番号を書き換えることにより、停止した制御プロセッサに関する処理を引き継ぐ手段とを有することを特徴とする記憶制御装置。

#### 【請求項8】

前記記憶手段は、前記制御プロセッサ対応に前記ループ上の物理アドレスと処理すべき入出力要求の論理ユニット番号とを記憶し、前記制御プロセッサは、他の制御プロセッサが停止していることを検出したとき、前記記憶手段上の前記物

理アドレスと前記論理ユニット番号とを引き継ぐべく書き換えることにより、停止した制御プロセッサに関する処理を引き継ぐ手段とを有することを特徴とする 請求項7記載の記憶制御装置。

## 【請求項9】

上位外部から受け取った入出力要求に応じて下位外部との間で入出力データの転送を制御する記憶制御装置において、前記記憶制御装置は、前記入出力要求を受け取る複数の外部インタフェースコントローラと、前記入出力要求の処理をする複数台の制御プロセッサと、前記外部インタフェースコントローラと前記制御プロセッサとの間に介在し、両者間の情報伝送の伝送路となるファイバチャネルインタフェースのループと、前記制御プロセッサによって共通にアクセスされ前記制御プロセッサ対応に処理すべき入出力要求の論理ユニット番号を記憶する記憶手段とを有し、前記制御プロセッサは、処理入出力要求数を計数する手段と、他の制御プロセッサに処理入出力要求数を通知する手段と、他の制御プロセッサの処理入出力要求数を取得する手段と、制御プロセッサ間の処理入出力要求数が平均化するように前記記憶手段上の前記論理ユニット番号を書き換える手段とを有することを特徴とする記憶制御装置。

#### 【請求項10】

上位のホストコンピュータから受け取った入出力要求に応じて下位側の記憶媒体の駆動装置との間で入出力データの転送を制御する記憶サブシステムにおいて、前記記憶サブシステムは、上位ホストコンピュータとのインタフェースに応じて前記入出力要求を受け取る少なくとも1台の外部インタフェースコントローラと、データを一時的に格納するキャッシュメモリと、前記入出力要求を解析し、前記ホストコンピュータと前記キャッシュメモリとの間で行う入出力データの転送を制御する少なくとも1台の上位側の制御プロセッサと、前記外部インタフェースコントローラと前記上位側の制御プロセッサとの間に介在し、両者間の情報伝送の伝送路となるファイバチャネルインタフェースのループと、前記キャッシュメモリと前記記憶媒体の駆動装置との間で行う入出力データの転送を制御する少なくとも1台の下位側の制御プロセッサと、前記下位側の制御プロセッサと前記記憶媒体の駆動装置との間に介在し、下位駆動装置とのインタフェースに応じ

て前記記憶媒体の駆動装置との間で入出力データの転送を行うドライブインタフェースコントローラとを有することを特徴とする記憶サブシステム。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、上位側でホストコンピュータと接続する記憶サブシステム及び記憶 制御装置に係わり、特に処理性能及び信頼性の向上を図る記憶サブシステム及び 記憶制御装置に関する。

[0002]

## 【従来の技術】

近年、コンピュータシステムの大規模化、データ処理の高速化、24時間あるいは365日無停止運転の必要性、データ転送インタフェースの高速化などに伴い、記憶制御装置に対して性能、信頼性、可用性の向上が強く要求されている。性能向上を目的とする記憶制御装置の例として、記憶制御装置内に内部ネットワークを備えることにより性能向上を図ることを目的とする特開平11-7359 号公報に開示される技術がある。

[0003]

また記憶制御装置に接続するホストコンピュータとの間のインタフェースについて着眼すると、図8に示すように複数種類のインタフェースをもつホストコンピュータを接続する必要が生じている。記憶制御装置内のホストインタフェース部は、ホストインタフェースごとに設けられ、その制御プロセッサは、ホストコンピュータから受け取った入出力コマンドを解析し、信号線を介してキャッシュメモリ215との間でデータ転送を行う。例えば特開平9-325905号公報はこのような記憶制御装置を開示する。

[0004]

さらに近年、性能及び可用性を向上させるために、ホストコンピュータと記憶制御装置との間のインタフェースをSCSI(Small Computer System Interface)からファイバチャネルインタフェースに置き換えた公知技術が知られている。 例えば特開平10-333839号公報は、記憶制御装置とホストコンピュータ

間をファイバチャネルインタフェースによって接続する技術を開示する。これはファイバチャネルインタフェースを有するホストコンピュータ専用の記憶制御装置である。

[0005]

## 【発明が解決しようとする課題】

上記の特開平11-7359号公報および特開平9-325905号公報に開示される技術は、ホストコンピュータから受け取った入出力要求を一つの制御プロセッサが処理するため、制御プロセッサの性能によって記憶制御装置全体の性能が押さえられるという問題がある。また制御プロセッサの障害によって関連するホストコンピュータから記憶制御装置が使用できなくなるという問題がある。特に昨今のファイバチャネルは100MB/Sという高速データ転送が可能であるため、制御プロセッサの処理性能がネックとなってファイバチャネルのもつデータ転送速度を充分生かせない。

[0006]

さらに特開平10-333839号公報に開示された技術はファイバチャネル インタフェース専用の記憶制御装置であるため、SCSIインタフェースを有す るホストコンピュータを接続することができない。

[0007]

本発明の目的は、記憶制御装置の性能向上、特にファイバチャネルのもつ高速 データ転送を生かすような高性能をもつとともに、信頼性、可用性の高い記憶サ ブシステム及び記憶制御装置を提供することにある。

[0008]

本発明の他の目的は、複数種類のインタフェースをもつホストコンピュータを接続可能な記憶サブシステム及び記憶制御装置を提供することにある。

[0009]

#### 【課題を解決するための手段】

本発明は、上位外部から受け取った入出力要求に応じて下位側の記憶媒体の駆動装置との間で入出力データの転送を制御する記憶サブシステムにおいて、この記憶サブシステムは、上位外部とのインタフェースに応じて入出力要求を受け取

る少なくとも1台の外部インタフェースコントローラと、入出力要求の処理をする少なくとも1台の制御プロセッサと、外部インタフェースコントローラと制御プロセッサとの間に介在し、両者間の情報伝送の伝送路となるファイバチャネルインタフェースのループとを有する記憶サブシステムを特徴とする。またこのような記憶制御装置を特徴とする。

[0010]

また本発明は、上位外部とのインタフェースがファイバチャネルインタフェースであるような外部インタフェースコントローラ、およびファイバチャネルインタフェースと異なる上位外部とのインタフェースとファイバチャネルインタフェースとの間のインタフェース変換機能を有する外部インタフェースコントローラを設けた記憶サブシステム及び記憶制御装置を特徴とする。

[0011]

## 【発明の実施の形態】

以下、本発明の実施形態について図面により詳細に説明する。

[0012]

図1は、本発明の一実施形態を示すディスクサブシステムを含むシステムの構成図である。ディスク制御装置107は、上位外部側で、ホストコンピュータ100,101及び102と接続する。ホストコンピュータ101は、メインフレーム系のコンピュータであり、メインフレーム系チャネルを介してディスク制御装置107と接続する。ホストコンピュータ100は、オープンシステム系のホストコンピュータであり、ファイバチャネルインタフェースを介してディスク制御装置107と接続する。ホストコンピュータ102は、オープンシステム系のコンピュータであり、SCSI(Small Computer System Interface)を介してディスク制御装置107と接続する。ディスク制御装置107は、下位外部側でファイバチャネルインタフェースのループ125及び126を介してドライブ127,128,129及び130と接続する。

[0013]

ホストインタフェースコントローラ (HIFC) 103, 104及び105は 、それぞれホストコンピュータ100, 101及び102と接続し、また他方で ファイバチャネルインタフェースに準拠するループ133と接続する。制御プロセッサ114,115,116及び117は、一方でループ133と接続し、また他方で共通バス118と接続する。共通バス118には、制御プロセッサ114~117のほかに共通制御メモリ112、キャッシュメモリ122、制御プロセッサ119及び120が接続される。制御プロセッサ119および120は、それぞれファイバチャネル141を介してドライブインタフェースコントローラ(DIFC)123及び124と接続する。DIFC123および124は、それぞれループ125及び126を介してドライブ127,128,129及び130と接続する。制御プロセッサ114,115,116及び117は、信号線132を介してサービスプロセッサ131と接続する。

## [0014]

HIFC103は、上位外部との間のインタフェースコントローラであり、ホ ストコンピュータ100からフレームの形式で受け取った入出力コマンド、デー タ及び制御情報をそのままの形式でループ133を介して制御プロセッサ114 ~117のいずれかへ転送する。またループ133を介して制御プロセッサ11 4~117からフレームの形式で受け取ったデータ及び制御情報をそのままホス トコンピュータ100へ転送する。HIFC104は、ホストコンピュータ10 1から受け取ったチャネルコマンド、データ及び制御情報をファイバチャネルの フレーム形式に変換し、ループ133を介して制御プロセッサ114~117の いずれかへ転送する。また制御プロセッサ114~117からフレームの形式で 受け取ったデータ及び制御情報をメインフレーム系のチャネルインタフェースに 従うデータ形式に変換してホストコンピュータ101へ転送する。HIFC10 5は、ホストコンピュータ102から受け取った入出力コマンド、データ及び制 御情報をファイバチャネルのフレーム形式に変換し、ループ133を介して制御 プロセッサ114~117のいずれかへ転送する。また制御プロセッサ114~ 117からフレームの形式で受け取ったデータ及び制御情報をSCSIに従うデ ータ形式に変換してホストコンピュータ102へ転送する。1台のHIFC10 3,104又は105にそれぞれ複数台のホストコンピュータ100,101及 び102を接続することも可能である。

## [0015]

キャッシュメモリ122は、共通バス118のバスインタフェースを介してすべての制御プロセッサ114~117,119及び120からアクセス可能なメモリであり、ホストコンピュータ100~102から送られたデータ及びドライブ127~130から読み出したデータを一時的に格納するために用いられる。キャッシュメモリ122上のデータは、キャッシュスロットと呼ばれるデータ管理単位に分割されている。

## [0016]

共通制御メモリ112は、共通バス118を介してすべての制御プロセッサ1  $14\sim117$ , 119及び120からアクセス可能な共通メモリであり、制御プロセッサ間の通信のための領域、キャッシュスロット管理テーブルなどのほかに、制御プロセッサ114 $\sim$ 117の各々がループ133を介して取り込むべきフレームを設定するFCAL(Fibre Channel Arbitrated Loop)管理情報113を格納する。

#### [0017]

制御プロセッサ114~117の各々は、共通制御メモリ112上のFCAL管理情報113を参照し、ループ133上を流れるフレームのうち設定されたアドレスをもつフレームを取り込み、入出力コマンドによって指定された入出力要求を実行する。すなわちリードコマンドの場合には、キャッシュメモリ122上に要求されたデータがあれば読み出して、ループ133及びHIFC103~105のいずれかを介して要求元のホストコンピュータへ送信する。キャッシュメモリ122上に要求されたデータがなければ、制御プロセッサ119及び120に対して入出力要求を通知する。またライトコマンドの場合には、書き込みデータをキャッシュメモリ122上のキャッシュスロットに書き込み、制御プロセッサ119及び120に対して入出力要求を通知する。

#### [0018]

制御プロセッサ119及び120は、制御プロセッサ114~117から入出力要求の通知を受け取り、リードコマンドの場合にはドライブ127~130から要求されたデータを読み出してキャッシュメモリ122上のキャッシュスロッ

トに書き込む。またライトコマンドの場合には、キャッシュメモリ122上のデータをドライブ127~130上に書き込む。

[0019]

図2は、HIFC103~106と制御プロセッサ114~117との間に介 在し、両者間の伝送路となるループ133及び関連機構の構成を示す図である。 ループ133は、PBC(Port Bypass Circuit)108,109,110及び1 11を有し、いわゆるハブ(HUB)構造を形成している。PBC108~11 1は、各々1入力n出力の電子スイッチであり、図示するようにHIFC103 ~106及び制御プロセッサ114~117と接続するとともに、PBC108 、PBC111間及びPBC109、PBC110間を接続する。本例のPBC 108~111は、1入力2出力のスイッチであり、PBCに入力信号を与える と出力経路を限定することができる。ファイバコントローラ(FC)151は、 制御プロセッサ114~117の各々に前置するファイバチャネルインタフェー スコントローラであり、ループ133を介して送られるフレームの宛先アドレス を認識し、あらかじめ設定されたアドレスを宛先アドレスとするフレームを取り 込んで接続される制御プロセッサへ送る。また制御プロセッサ114~117か ら受け取ったデータ及び制御情報をフレーム形式のデータにしてループ133へ 送出する。ループ133は、HIFC103~106、FC151及び制御プロ セッサ114~117を端末としてFibre Channel Arbitrated Loop(FCAL) と呼ばれるトポロジカルなループ伝送路を形成する。ファイバチャネルの通信プ ロトコルについては、例えばANSI公開マニュアル「FIBRE CHANNEL PHYSICAL AND SIGNALLING (FC-PH) REV.4.3」に記載されている。

[0020]

例えばPBC108は、HIFC103を介してホストコンピュータ100と接続され、制御プロセッサ114,115及びPBC111と接続可能である。従ってホストコンピュータ100から送られた入出力要求のコマンドは、PBC108を介して制御プロセッサ114,115又はPBC111を介して制御プロセッサ116,117で処理することができる。同様にホストコンピュータ101から送られた入出力要求のコマンドは、PBC109を介して制御プロセッ

サ114,115又はPBC110を介して制御プロセッサ116,117で処理することができる。

#### [0021]

本実施形態では、ファイバチャネル141, ループ125及び126にも、ファイバチャネルインタフェースを採用している。従って図示していないが、制御プロセッサ119, 120とファイバチャネル141との間にFC151が介在する。

## [0022]

図3は、FCAL管理情報113のデータ構成を示す図である。FCAL管理情報113は、制御プロセッサ114~117の各々についてループ133を介して取り込むべきフレームと入出力処理の対象とするデバイス番号の範囲を設定するテーブルである。FCAL管理情報113の各エントリは、制御プロセッサ201、AL-PA(Arbitrated Loop Physical Address)202及びLUN(Logical Unit Number)203を有する。制御プロセッサ201は、制御プロセッサ114~117のいずれかの制御プロセッサの識別子である。AL-PA202は、その制御プロセッサに割り当てられたループ133上のアドレスである。LUN203は、制御プロセッサが入出力処理を分担する論理デバイス番号又は論理デバイス番号の範囲である。FCAL管理情報113の情報は、サービスプロセッサ131からの指示により設定又は設定解除することができる。

#### [0023]

図4は、制御プロセッサ114~117の処理の流れを示すフローチャートである。制御プロセッサ114~117は、各々周期的にFCAL管理情報113から自プロセッサのエントリを読み込み、接続されているFC151に自プロセッサのAL-PAを設定し、変更があればAL-PAを再設定する。FC151は、HIFC103及びループ133を介してホストコンピュータ100から送られるフレーム上のAL-PAを読み取り(ステップ301)、接続されている制御プロセッサのAL-PAでなければ(ステップ302NO)、処理を終了する。接続されている制御プロセッサのAL-PAであれば(ステップ302YES)、その制御プロセッサに通知する。通知を受けた制御プロセッサ114~117の

いずれかは、FC151を介してフレームを読み込み(ステップ303)、フレーム中の入出力コマンドのLUNがLUN203の範囲にあるか否かをチェックする(ステップ304)。もじ指定されたLUNがLUN203の範囲になければホストコンピュータ100へエラー応答を返す。次に制御プロセッサは受け取った入出力コマンドに従って入出力要求を実行する(ステップ305)。

## [0024]

制御プロセッサ114~117は、入出力要求が書き込み要求であれば、ホストコンピュータ100からデータを受領し、キャッシュメモリ122上の該当するキャッシュスロットにデータを書き込み、書き込み要求処理を終了する。データを書き込むべきキャッシュスロットのスロット番号はデータに付されたLBA(Logical Block Address)から計算される。またスロット番号に対応するキャッシュメモリ122上のメモリアドレスは、共通制御メモリ112上のキャッシュスロット管理テーブルから得られる。入出力要求が読み出し要求であれば、キャッシュメモリ122上に要求されたデータがある場合、キャッシュメモリ122から読み出し、ループ133及びHIFC103を介してホストコンピュータ100へ送る。キャッシュスロット管理テーブルを参照することによって目的のデータの有無を判定することができる。キャッシュメモリ122上に要求されたデータがなければ、共通制御メモリ112上のプロセッサ間連絡領域に読み出し要求を書き込み、目的のデータがキャッシュメモリ122上に格納されたと判定したとき、キャッシュメモリ122から読み出してホストコンピュータ100へ送る。

## [0025]

制御プロセッサ119,120は、キャッシュメモリ122を探索し、キャッシュスロットにドライブ127~130に書き込むべきデータがあれば、ファイバチャネル141、DIFC123,124及びループ125,126を介してそのデータをドライブ127~130に書き込む。この書き込みは、ホストコンピュータ100と制御プロセッサ114~117との間の入出力要求の処理動作とは非同期に行われる。制御プロセッサ119,120は、指定されたLUN及びLBAを物理デバイス番号と物理アドレスに変換して書き込み対象とするドラ

イブとドライブ内アドレスを決定する。制御プロセッサ119,120は、共通制御メモリ112上のプロセッサ間連絡領域を参照し、データ読み出し要求があれば、該当するドライブ127~130からデータを読み出し、キャッシュメモリ122上の該当するキャッシュスロットに書き込み、キャッシュスロット管理テーブル上で該当するデータ有に更新する。

## [0026]

ドライブ127~130への入出力要求は、制御プロセッサ119,120のいずれでも処理可能である。例えば制御プロセッサ119またはファイバインタフェースのループ125が故障等で使用できないとき、制御プロセッサ120とファイバインタフェースのループ126によって入出力要求を処理できる。これにより障害発生時もドライブ127~130への入出力を停止することなく入出力要求を実行できる。

## [0027]

制御プロセッサ114,115,116及び117は、お互いの制御プロセッサの状態を監視している。各制御プロセッサは、一定周期で共通制御メモリ112に現在時刻を書き込む。それを他の制御プロセッサが一定周期で参照し、前回参照時と時刻の差分があるか否かをチェックし、差分がなければ当該制御プロセッサは停止していると判断する。停止状態を見つけた制御プロセッサは、FCAL管理情報113からその制御プロセッサの管理情報を引き継ぎ、処理を継続する。例えば制御プロセッサ114が制御プロセッサ115の停止を検出したとする。このとき制御プロセッサ114は、FCAL管理情報113を図5のように書き換える。これにより制御プロセッサ114は、制御プロセッサ115が処理していたLUN10~19に関する入出力要求を引き継いで処理することが可能である。

## [0028]

また制御プロセッサ114~117は、処理した入出力要求の処理数を計数し、一定周期で共通制御メモリ112に格納する。他の制御プロセッサは、この処理数を参照し、処理数の多い制御プロセッサを見つけ出し、より処理数の少ない制御プロセッサの処理数を上げることにより、各制御プロセッサの処理数を平均

化する。例えば制御プロセッサ117が制御プロセッサ116の処理数の低下と制御プロセッサ115の処理数の上昇を検出したとする。制御プロセッサ117は、FCAL管理情報113を図6のように書き換える。ただしループ133を介してAL-PAがE8を有するフレームが制御プロセッサ116に伝送されるように、PBC108~111のうちの該当するPBCのスイッチ制御を変更しなければならない。これにより制御プロセッサ116は、LUN10~19及びLUN20~29に関する入出力要求を処理することが可能となり、制御プロセッサ間の処理数を平均化し、負荷分散を実現できる。

#### [0029]

なお制御プロセッサの管理するLUN203のうち一部のLUNのみを他の制御プロセッサが引き継いで処理を継続することも可能である。例えば制御プロセッサ115の管理するLUN10~19のうち制御プロセッサ116がLUN15~19のみを引き継ぐことも可能である。このときFCAL管理情報113は図7のように書き換えられる。ただしLUN15~19についてAL-PA202とLUN203との対応づけが変更となるので、制御プロセッサは、ホストコンピュータ100、101、102にこの変更を通知しなければならない。

#### [0030]

なお上記制御プロセッサ114~117の処理の流れは、ファイバチャネルインタフェースによってディスク制御装置107と接続されるホストコンピュータ100に関する入出力要求の処理について説明した。ホストコンピュータ101,102は、ファイバチャネルインタフェースとは異なるインタフェースによってディスク制御装置107と接続するので、HIFC104および105は、ホストコンピュータ101及び102から受け取った入出力コマンドをファイバチャネルインタフェースに従うフレームの形式に変換した後に、ループ133を介して制御プロセッサ114~117へ送信する。これによってホストコンピュータ101および102から送られる入出力要求の処理は上記処理と同様となる。HIFC104は、ESCON(Enterprize System Connection)と呼ばれるインタフェースに従うコマンド、制御情報、データとファイバチャネルインタフェースに従うコマンド、制御情報、データとの間の変換をする機能を有する。またH

IFC105は、SCSIに従うコマンド、制御情報、データとファイバチャネルインタフェースに従うコマンド、制御情報、データとの間の変換をする機能を有する。このようにホストインタフェースの変換機能を有するHIFCをディスク制御装置107に搭載することによって、ホストインタフェースの種類に関係なく、任意のホストコンピュータをディスク制御装置107に接続することができる。

## [0031]

また本実施形態はドライブ127~130がディスクドライブの場合について 説明したが、DIFC123,124を変更することによって磁気テープ装置や フロッピディスク・ドライブを接続することができる。またDIFCに、SCS Iとファイバチャネルインタフェースの変換機能を設けることによって、ループ 125,126をSCSIによるケーブルに置き換えることもできる。

## [0032]

本実施形態のディスク制御装置107によれば、ホストコンピュータ100から送られる入出力要求は制御プロセッサ114~117のうちのどの制御プロセッサでも処理できる。従ってホストコンピュータ100とHIFC103との間およびループ133のデータ転送速度に応じてホストコンピュータ100からの入出力要求の数が多い場合には、制御プロセッサ114~117すべてがホストコンピュータ100からの入出力要求を処理することが可能であり、制御プロセッサの台数がより少ない場合に比べてスループットが向上する。同様にホストコンピュータ101及び102から送られる入出力要求は、各々制御プロセッサ114~117のうちのどの制御プロセッサでも処理できる。このようにホストコンピュータ100,101及び102がループ133及び制御プロセッサ114~117を共有するので、従来のようにホストコンピュータ100,101及び102ごとに共通バスに接続するホストインタフェース部が独立している構成に比べて機構の分割損をなくし、記憶制御装置の性能向上を図るとともにコスト/性能比の向上を図ることができる。

[0033]

## 【発明の効果】

以上述べたように本発明によれば、ホストコンピュータから送られる入出力要求を複数の制御プロセッサによって並列処理するとともに、制御プロセッサ間で負荷の分散をするので、記憶制御装置の性能向上を図ることができる。特に高速のファイバチャネルの性能を充分生かすことができる。また1つの制御プロセッサが障害により停止した場合に、他の制御プロセッサが障害制御プロセッサの処理を引き継ぐので、信頼性の高い記憶制御装置を提供できる。

[0034]

さらに本発明の記憶制御装置は、複数種類のインタフェースをもつホストコン ピュータを接続可能であるとともに、複数のホストコンピュータが記憶制御装置 内部のファイバチャネルループ及び制御プロセッサを共有するので、コスト/性 能比のよい記憶制御装置を提供できる。また異なる種類の記憶媒体の駆動装置を 接続可能な記憶制御装置を提供できる。

## 【図面の簡単な説明】

#### 【図1】

実施形態の記憶サブシステムの構成図である。

## 【図2】

実施形態のループ133と関連機構の構成図である。

#### 【図3】

実施形態のFCAL管理情報113のデータ構成を示す図である。

## 【図4】

実施形態の制御プロセッサ114~117の処理の流れを示すフローチャート である。

#### 【図5】

制御プロセッサが停止したときに書き換えたFCAL管理情報113の例を示す図である。

#### 【図6】

制御プロセッサの負荷の不平衡を検出したときに書き換えたFCAL管理情報

113の例を示す図である。

## 【図7】

制御プロセッサの負荷の不平衡を検出したときに書き換えた他のFCAL管理情報113の例を示す図である。

## 【図8】

従来の記憶制御装置の構成例を示す図である。


## 【符号の説明】

100,101,102:ホストコンピュータ、103,104,105,106:ホストインタフェースコントローラ、107:ディスク制御装置、113:FCAL管理情報、114~117,119~120:制御プロセッサ、123,124:ドライブインタフェースコントローラ、127,128,129,130:ドライブ

## 【書類名】 図面


## 【図1】

## 図 1



【図2】

図 2



【図3】


図 3

1 1 3: FCAL管理情報

(201	$(2\ 0\ 2)$	(2 0 3
制御プロセッサ番号	AL-PA	ĽUN
1 1 4	EF	0 - 9
1 1 5	E 8	10 - 19
1 1 6	E 4	20 - 29
1 1 7	E 2	30-39

【図4】

図 4



【図5】

図 5

113: FCAL管理情報

201	<sub>ζ</sub> 2 0 2	(203
制御プロセッサ番号	AL-PA	ĽUN
1 1 4	EF	0 - 9
114	E 8	10 - 19
115	_	_
1 1 6	E 4	20 - 29
1 1 7	E 2	30-39

【図6】

図 6

113: FCAL管理情報

(201	(202	(2 0 3
制御プロセッサ番号	AL'-PA	ĽUN
114	EF	0 — 9
1 1 5	_	_
1 1 6	E 8	10 - 19
1 1 6	E 4	20 - 29
1 1 7	E 2	30-39


【図7】

図 7

113: FCAL管理情報

(201	(2 0 2	(203
制御プロセッサ番号	AL'-PA	ĽUN
1 1 4	EF	0 - 9
1 1 5	E 8	10 - 14
1 1 6	E 4	15 - 29
1 1 7	E 2	30-39

【図8】





## 【書類名】 要約書

## 【要約】

【課題】 記憶制御装置の性能向上、特にファイバチャネルのもつ高速データ転送を生かすような高性能をもつとともに、信頼性の向上を図る。また複数種類のインタフェースをもつホストコンピュータを接続可能とする。

【解決手段】 ループ133はファイバチャネルインタフェースをもつ共通のループ伝送路である。HIFC103,104,105は、各々インタフェースの異なるホストコンピュータ100,101,102と接続し、必要に応じファイバチャネルインタフェースとの間の変換機能を有する。制御プロセッサ114~117は、HIFC103~105によって共有されるプロセッサである。制御プロセッサ114~117は、各々FCAL管理情報113を参照し、ループ133を流れるフレームのうち設定されたアドレスをもつフレームを取り込み、設定されたLUN範囲の入出力要求の処理をする。

#### 【選択図】図1



## 出 願 人 履 歴 情 報

識別番号

[000005108]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所

For: The Patent Application

Our case No. NT0083US

## THE PRIOR ART REFERENCES CITED IN THE SPECIFICATION

1. Japanese Unexamined Patent Publication No. Hei 05-143242







Include

# MicroPatent® PatSearch FullText: Record 1 of 1

Search scope: US; EP; WO; JP

Years: 1976-2000 Patent/Publication No.: JP05143242

[no drawing available]

Download This Patent

Family Lookup

Go to first matching text

## JP05143242 MAGNETIC DISK SYSTEM HITACHI LTD

Inventor(s): ARASAWA NOBUYUKI ; TOYODA MITSURU ; OYAMA MITSUO Application No. 03308829, Filed 19911125, Published 19930611

Abstract: PURPOSE: To constitute the system so that a host computer can execute an access to the magnetic disk system by setting an optimal function to every channel.

CONSTITUTION: Between a disk controller 2 and a disk device group 12, a cache circuit 14 and a data retrieving circuit 15, a switching means for switching arbitrarily a connecting relation of outputs of the cache circuit 14 and the data retrieving circuit 15, and a disk controller side bus 5, and a switching means for switching arbitrarily inputs of the cache circuit 14 and the data retrieving circuit 15, and a data bus 13 of the disk device group are provided.

COPYRIGHT: (C)1993,JPO&Japio

Int'l Class: G06F00306; G06F01314

MicroPatent Reference Number: 000196526

COPYRIGHT: (C)JPO







Include

For further information, please contact: Technical Support | Billing | Sales | General Information

(19)日本国格許斤 (JP)

裁(4) ধ 計 調特 (Z) **特開平5-143242** 

(11)特許出顧公開番号

(43)公開日 平成5年(1993)6月11日

**皮格表示值所** H 斤内整理番号 7165-5B 7165-5B 7230-5B 301 C ĹŦ, 做別記号 310 13/14 3/08 G 0 6 F (51) Int CL.

審査請求 末請求 請求項の数4(全 16 頁)

(21) 出題番号	特顯平3—308829	(71) 出題人 000005108	000005108
			株式会社日立製作所
(22)出顧日	平成3年(1991)11月25日		東京都千代田区神田駿河台四丁目 6番州
		(72)発明者	粉
			東京都国分寺市東恋ケ建1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	超田 敬
-			東京都區分寺市東恋ケ選1丁目280番地
•			株式会社日立製作所中央研究所内
		(72)発明者	大山 光男 ·
			東京都国分寺市東恋ケ選1丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	(74)代理人 弁理士 小川 勝男

母気デイスクシステム (54) 【発明の名称】

(57) [要約]

る切り換え手段と、キャッシュ回路14とデータ検索回 格15の入力とディスク装置群のデータパス13の接続 ク制御装置側パス5との接線関係を任意に切り換えられ [効果] ホスト計算機は、チャネルごとに最適な機能を 【構成】ディスク制御装置えと、ディスク装置牒1.2と ヤッシュ回路 14 とデータ検索回路 15の出力とディス の間に、キャッシュ回路14とデータ検索回路15. **以係を任意に切り換えられる切り換え手段を散ける。** 

サイスペクストイズ政 中女 1年第四 ş Ř Š

**設定して磁気ディスクシステムにアクセスできる。** 

**党関係を任意に切り換えることのできる、ディスク制御** Fにあり、複数のデータバスを制御するディスク制御装 スクシステムにおいて、前配ディスク制御装置と前配デ タの検索を行なうデータ検索処理手段と、前配二つの処 **理手段の出力と前記ディスク制御装置のデータパスの接** 按層例切り換え手段と、前配二つの処理手段の入力と前 **配ディスク装置群のデータパスの接続関係を任意に切り 換えることのできるディスク装置群伽切り換え手段を設** 【趙求項1】 複数のチャネルを持つホスト計算機の制御 堂と、前記ディスク制御装置の制御下にあり、前配複数 のデータパスを持つディスク装置群とからなる磁気デ **タ 読み出しを高速化する高速読み出し処理手段と、デ-**イスク装置群との間に、前配ディスク装置群からのデ けたことを特徴とする磁気ディスクシステム。

の接続関係を任意に切り換えることのできるディスク制 Fにあり、複数のデータパスを制御するディスク制御装 スクシステムにおいて、前配ディスク制御装置と前配デ 夕乾み出しを高速化する高速焼み出し処理手段と、前配 **高速旋みだし手段と同一機能をもつ予備の高速銃み出し 処理手段と、前配二つの処理手段の出力と前配ディスク** 則御装置のデータパスの接続関係を任意に切り換えるこ とのできるディスク制御装置側切り換え手段と、前配二 **つの処理手段の入力と前配ディスク装置群のデータパス** 御群側切り換え手段を設けたことを特徴とする磁気ディ 【請求項2】複数のチャネルを持つホスト計算機の制御 置と、前配ディスク制御装置の制御下にあり、前配複数 ィスク装置群との間に、前起ディスク装置群からのデー のデータパスを持つディスク装置群とからなる磁気ディ スクシステム。

るディスク装置群倒切り換え手段を散けたことを特徴と 【類求項3】複数のチャネルを持つホスト計算機の制御 型と、前配ディスク制御装置の制御下にあり、前配複数 スクシステムにおいて、前配ディスク制御装置と前配デ イスク装置群との間に、データの検索を行なう複数個の データ検索処理手段と、前配データ検索処理手段の出力 と前配ディスク制御装置のデータパスの接続関係を任意 に切り換えることのできるディスク制御装置側切り換え 手段と、前配ディスク装置群の任意のデータパスを複数 下にあり、複数のデータパスを制御するディスク制御装 の前配データ検索処理手段の入力に接続することのでき のデータバスを持つディスク装置群とからなる磁気ディ する磁気ディスクシステム。

のデータバスを持ち、競み出したデータを、同時に前記 【甜求頃4】複数のチャネルを持つホスト計算機の制御 複数のデータパスに出力することのできる、ディスク装 **睯群とからなる磁気ディスクシステムにおいて、前配デ** 下にあり、複数のデータパスを制御するディスク制御装 **置と、前配ディスク制御装置の制御下にあり、前配複数** ィスク制御装置と前記ディスク装置群との間に、データ

換え手段を散けたことを特徴とする磁気ディスクシステ を任意に切り換えることのできるディスク装置群闘切り タ検索処理手段の出力と前記ディスク制御装置のデータ パスの接続関係を任意に切り換えることができる前配デ イスク飼御装凶側の切り換え手段と、前記データ検索処 型手段の入力とディスク装置群のデータパスの技統関係 の検索を行なう複数のデータ検案処理手段と、前紀デ

(発明の詳細な説明)

[0001]

からのアクセスにおいて、それぞれ異なった性能、あ いは、機能を選択できる磁気ディスクシステムに関す [産業上の利用分野] 本発明は、複数のチャネルに される磁気ディスクシステムに係り、特に、各チャ

[0002]

ることにより、一台の磁気ディスクシステムに対し、入。 出力機能の高機能・多様化が要求されてきている。例え ば、ホスト計算機上で実行される複数のジョブが、それ ぞれチャネルを介して、一台の磁気ディスクシステムを アクセスする場合、各ジョブごとにアクセスパターンが 従来は、例えば特別四63-223822号公報に **開示されているように、単一の性能を向上させるもので** [従来の技術] 磁気ディスクシステムの適応分野が広が 異なり、磁気ディスクシステムに要求する好ましい性 るいは検索機能など) が異なることも多い。これに対 能、機能(例えば高スループット、高速データ転送、

一夕転送の並列処理を実現し、データ転送の高速化を図 [0003] 図9は、従来の技術の説明図である。図9 において、ディスク制御装置2とディスク制御群105 数1からの命令を、MPU101で判断し、バッファ切 り換え回路を制御する事によって、ディスクからデータ バッファ、データバッファからディスク制御装置へのデ 4からなる並列処理アダプタ100を設け、ホスト計 の間に、MPU101とインタフェース回路102 ッファ切り換え回路103と四個のデータバッファ

[0004] っている。

図9の並列処理アダプタ100に与えられたとき(ステ [発明が解決しようとする課題] 図10は従来技術の効 **果と問題点を説明するフローチャートである。例えば、 ホスト軒算徴1から、データのリード/ライト命令が、** ップ110)、命令の処理が始まり (ステップ11

ついては、性能の向上を図ることができない (ステップ に求められている他の機能 (例えばデータ検案など) に 12)、並列処理アダプタによりスループットが向上す る (ステップ113)。しかし、磁気ディスクシステム 1)、 ゲータのリード/ライト命令なので (ステップ) 114).

3

**特阻平05-143242** 

**特阻平05-143242** 

3

[0005]このように従来の技術は、特定の機能を超気ティスクシステムに付加するためには有効であるが、一台のディスクシステムに付加するためには有効であるが、一台のディスクシステムに複数の性能、あるいは機能、彼実の高速化機能の二つの機能を持たせ、かつ必要に応じて使い分けることができる磁気ディスクシステムについては考慮されていなかった。このため、このような場合、性能、機能の異なる複数の磁気ディスクシステムを使用する必要があった。

[0006] また従来技術では、性能の向上のための手段、例えば、図9に示すようなデータバッファが、ディスク装置群のバスに固定して散けられているので、バッファメモリが敬仰した場合には、ディスク装置群のデータがアクセス不能となる場合があり、コンピュータシステムに大きな影響を与える。

[0007] また、検索するデータ量が増加しているため、データ検索時間に占める磁気ディスクシステムからホスト計算機への、データ転送時間の割合が大きくなってきており、データ転送時間の短縮が望まれている。 [0008] 本発明の目的は、一台のディスクシステムに複数の機能、性能を持たせ、必要に応じて柔軟に使い

に複数の機能、性能を持たせ、必要に応じて柔軟に使い分けができるような磁気ディスクシステムを実現することにある。 [0009]本発明の他の目的は、性能向上の手段、新しい機能の付加手段に障害の発生した場合にも、障害部分を回避することにより、障害がシステムに重大な影響を及ぼさない磁気ディスクシステムを実現することにあ

ずる機能を選択できるようにした。 【001】】さらに、キャッシュを、少なくとも一個の 【時のキャッシュを含めて構成し、前記キャッシュに障 習が発生した場合は、降当が発生したキャッシュを代替 キャッシュに切り換えるようにした。

[0012] さらに、複数のデータ検索手段を設け、か

**フ下位スイッチに、磁気ディスク装盤群の、一つのデータバスのデータを複数のデータ検索手段に出力する機能を設けることにより、前記ディスク装置群から競み出したデータを複数のデータ検索手段に同時に入力して検案能力を高めるようにした。** 

[0013] さらに、複数のデータパスを持つディスクな図に、複数のデータパスに同一データを出力する半段を設け、かつ複数のデータ検索手段を設け、検索するデータを複数手段に同時に入力して検索を力を複数の前配データ検索手段に同時に入力して検索を描める基づにした。

[0014]

(作用) 本発明では、図12に示すように、ディスク制 御装置が、スイッチ制御回路に切り換えタイミングを与 えることにより、上位スイッチと下位スイッチを制御し て、データ検索の場合には、データ検索回路を選択し、 高速データ転送が必要な場合には、キャッシュ回路を選 択して使用できる。すなわち、ホスト計算機が必要とす るアクセス特性に合わせて、一台の磁気ディスクシステムを、異なる複数の性能、機能を有する磁気ディスクシステムとして使用できるため、効率の良いデータアクセスを行なうことができる。また、キャッシュ回路とデータ検索回路は複数のチャネルに対応して並列に動格デデーをもり、あたかも、異なる機能を持つ複数台のディスクシステムのように動作可能となる。

[0015]また、キャッシュ回路とデータ検索回路を、キャッシュ回路と代替キャッシュ回路とで構成することにより、キャッシュ回路に障害が生じたときは代替キャッシュ回路に切り換えて、障害によるディスクシステムの柱低低下、あるいは停止を防ぐことができるため、ディスクシステムの脳降客性が向上する。

[0017]

[実施例] 本発明の英施例について、図面を参照して設明する。図1は本発明の第一の実施例を示す図、図2は年ナッシュ回路14の構成図である。図3はデータ検索回路15の構成を示す図である。

[00.18] 図1において、1は磁気ディスクシステム 全体を削弾するディスク制御装置、4 (1) ~4 (4) は、ホスト計算機1とディスク制御装置2間で、コマン は、ホスト計算機1とディスク制御装置2間で、コマン ドや、データの送受信を行なうために用いるチャネル、 5 (1) ~5 (4) はディスク制御装置2上キャッシュ 回路14、データ検索回路15との間でコマンドや、デ ータの送受信を行なうために用いるバス、14 (1) ~ 14 (2) はディスク製図12 (1) ~12 (n) かち 数み出したデータをキャッシュに記憶することにより、

キャッシュにヒットした場合のデータ税み込み時間を与くするキャッシュ回路、15 (1) ~15 (2) は税み出したデータの検索を行なうデータ検索回路、7 はバス5 (1) ~5 (4) をキャッシュ回路14 (1) ~14 (2) の出力、およびデータ検索回路15 (1) ~15 (2) の出力に任意に接ぼする上位スイッチ、8 はキャッシュ回路14 (1) ~14 (2) の入力、およびデータ検索回路15 (1) ~15 (2) の入力とディスク装回路15 (1) ~12 (n) とを、データバス13 (1) ~13 (4) を介して、任意に接続する下位スイッチ・9はディスク側導送配2から出力されるスイッチ制御コマンド6 を解放して、上位スイッチ・7 1とでスイッチ

[0019] 図2において、20はディスク制御装置2から発行されたコマンドバッファ、21はコマンドバッファ、それかされたコマンドバッファ、21はコマンドバッファ、21はコマンドバッファ、21はコマンドボッファ、21はコマンドボッファ 22はコマンドデコーダで解説された内容がキャッシュ的脚回路、25はキャッシュから説み出されたデータを保持する出力バッファ、23はディスク装置12(1)~12(2)から説み出したデータを保持する人力バッファ、24は人力バッファ 23の内容をキャッシュ制御回路。2の指導によって配置するキャッシュメモリ、26は出力バッファ 5のバリティ(データ書き込み時にディスク観御装置 2のばりティ(データ書き込み時にディスク観御装置 1によって付加)チェックを行なうバリティチェック回路、27は出力バッファにバリティエラーが発生した時路、27は出力バッファに出力される出力エラー信号である。

れた内容がデータ検索に関係したコマンドであったとき に比較器35を制御する比較器制御回路、33はディス ク装置12 (1) ~12 (n) から裁み出したデータを 保持する入力パッファ、34はディスク制御装置2から タ、36は比較データレジスタ34の内容と入力パッフ 733の内容の条件が一致したときにそのデータを保持 する一致データレジスタ、37は出力パッファ36のパ て付加) チェックを行なうパリティチェック回路、38 は出カバッファにパリティエラーが発生した時に出力さ リティ(データ替き込み時にディスク制御装置 2 によっ [0020] 図3において、30はディスク制御装置2 3.1はコマンドバッファに入力されたコマンドを解説す るコマンドデコーダ、32はコマンドデコーダで解脱さ から発行されたコマンドを入力するコマンドバッファ 送られてきた比較データを保持する比較データレジス れる出力エラー信号である。

[0021] 本実施例では、ホスト計算像1へのデータの成み込みと検索が、頻繁に発生するような磁気デイスクシステムにおいて、キャッシュ回路14(1)~14(2)とデータ検索回路15(1)~15(2)を、上位スイッチ1と下位スイッチ8を用いて切り換えることにより高速に処理を行う磁気ディスクシステムを実現し

[0022]ホスト計算機1にディスク装図12(1)からデータを終む込む場合、ホスト計算機1は、チャネル4(1)~4(4)のうち、空きのチャネルを用いて、ディスク側脚装配2にデータ読み込みを行うリードコマンドを発行する。ディスク側脚装置2はバス5(1)~5(4)、キャッシュ回路14(1)~14(2)、データバス13(1)~13(4)を端べる。この時、例えばバス5(1)とキャッシュ回路14(1)とデータバス13(1)が空いていた場合、ディスク制御装盤2は、スイッチ側御回路9にスイッチ側が3に、パス・チ付脚回路9にスイッチが2)コマンド6を発行して、上位スイッチ7と下位スイッ8を切り換えて、バス5(1)とキャッシュ回路14

(1) とデータバス13 (1) を接続する。 [0023] 次に、キャッシュ回路14 (1) に側御コマンドを発行して、データを読み込んだ時の動作を設定する。この時、キャッシュ回路14 (1) ではコマンドバッファ20に制御コマンドを取り込み、コマンドデコーダ21で解読を行い、キャッシュ制御回路22にキャッシュに読み込むデータ単を設定する。この後、ディスク制御装置2は一つのディスク整盤12 (1) にリードコマンドを発行する。ディスク装盤12 (1) は、シーク動作と回続待ちを行いデータを読み出す。この時ディスク装図12 (1) は、キャッシュ回路14 (1) に設定したデータ監を読み出す。そしてディスク制御装置2に指定されたデータバス13 (1) を用いてキャッシュ回路14 (1) にガーの路14 (1) にガーの路14 (1) にガーの路14 (1) にデータを転送する。

[0024] キャッシュ回路14 (1) 内では入力バッファ23にデータを一時取り込み、キャッシュ師御回路22によってデータを中ャッシュメモリ24に事き込む。更にデータを出力バッファ25に事き込み、バス(1)を選してディスク側御装置2に転送する。ディク側導装置2は、このデータを登いているチャネル4(1)で4のプータを登いているチャネル4(1)にデータを転送する。更につづきのデータを認む場合は、キャッシュ回路14(1)にデータが取り込まれているため、最初の総み出しに比べて、ディスクの回転待ちキッーク時間分早く設むことができる。このためキャッシュ回路14(1)~14(2)は連続してデータを設むたきに効果が大きい。

[0025] 更に、磁気ディスクシステムで読み出したデータに対して、データ松案を行ない、必要なデータのみをホスト計算機1に転送する場合、ホスト計算機1はチャネル4 (1) ~4 (4) のうち、空きのチャネルを用いて、ディスク値御装置2は水ス5 (1) ~5 (4)、データ検索回路15 (1) ~15 (2)、データバス13 (1) ~13 (4) を超べる。この時、倒えばバス5 (1) とデータバス13 (1) とデータが第回路15 (1) とデータバス13 (1) とデータが第回路15 (1) とデータバス13 (1) が空いていた場合、ディスク側御装置2

スイッチ制御回路 9 にスイッチ制御コマンド 6 を発 を読み込んだ時の動作を設定する。この時、データ検索 て、バス5(1)とデータ検索回路15(1)とデータ (1) に制御コマンドと検案データを転送して、データ 行して、上位スイッチ7と下位スイッチ8を切り換え パス13 (1) を接続する。更にデータ検案回路15

回路15 (1) ではコマンドバッファ30にコマンドを 取り込み、コマンドデコーダ31で解説を行い、比較器 制御回路32に動作を設定し、比較データレジスタ3.4 に検索データを替き込む。

だけを一致データレジスタ36に書き込み、さらにパス 四12(2)にリードコマンドを発行する。ディスク装 **検索回路15 (1) 内では入力パッファ33にデータを** 一時取り込み、比較データレジスタ34内のデータと比 較器35によって比較を行ない、条件を満たしたデータ 【0026】この後、ディスク制御装置2はディスク装 **閏12 (2) はデータの読みだしを行ない、ディスク制** 御装置2から指定されたデータバス13(1)を用いて **データ検案回路15(1)にデータを転送する。データ** 5 (1) を通してディスク制御装置1に転送する。

ネル4(1)~4(4)のうち空きのチャネルを使って ホスト計算機 1 に送る。従来はデータ全てをホスト計算 **捜1に読み込んでから検索を行なっていたが、データ検 索回路15 (1) ~15 (2) を設けることにより、不** 要なデータを取り除いて、必要なデータだけを送ること ができるため、転送するデータ出が少なく、データ転送 【0027】 ディスク制御装置2は、このデータをチャ 時間が短縮される。

[0029] 図4は本発明の第二の実施例を示す図であ て使用される機能変現回路は、磁気ディスクシステムが [0028] 第一の実施例では、データの競み込みと検 (1) ~15 (2) を切り換えて使うことにより行なっ ているが、上位スイッチ7、下位スイッチ8で切り換え **適用されるアプリケーションによって異なり、本実施例** 緊の二つの異なった処理を、ホスト計算機1がキャッシ ュ回路14(1)~14(2)とデータ検索回路15 で使用した機能実現回路に限定されるものではない。

[0030] 図4において、14(1)~14(4) は ディスク装置12(1)~12(n)から読み出したデ **ータをキャッシュに記憶することにより、ヒットした場** 合のデータ読み込み時間を早くするキャッシュ回路、1 4 (5) は、予備のキャッシュ回路、41はパス5

(5) の出力とを任意に接続する上位スイッチ、42は ク装置12 (1) ~12 (n) とを任意に接続する下位 キャッシュ回路14(1)~14(5)の入力とディス (1) ~5 (4) とキャッシュ回路 14 (1) ~14

の読み出しを行なう磁気ディスクシステムにおいて、キ [0031] 本実施例では、ホスト計算機1へのデータ スイッチである。

**ャッシュ回路14(1)~14(4)に異常が発生した** 場合、予備のキャッシュ回路14(5)に切り換えるこ く、処理を続けられる耐障害性の高い磁気ディスクシス とにより、性能低下、あるいは使用不能になることな テムを実現するところに特徴がある。

タバス13 (1) が空いていた場合、ディスク制御装置 発行して、上位スイッチ41と下位スイッチ42を切り からデータを読み出す場合、ホスト計算機 1 はチャネル ディスク制御装置 1 にデータ競み込みを行うリードコマ **ノドを発行する。ディスク制御装置2はバス5(1)~** 5 (4)、キャッシュ回路14 (1) ~14 (4)、デ ータパス13(1)~13(4)を悶べる。この時、例 えば、パス5(1)とキャッシュ回路14(1)とデー 2 は、スイッチ制御回路 9 にスイッチ制御コマンド 6 を 換えて、パス5(1)とキャッシュ回路14(1)とデ 4 (1) ~4 (4) のうち、空きのチャネルを用いて、 [0032] ホスト計算機1にディスク装置12 (1) - タバス13 (1)を接続する。

ドを発行し、ディスク装置 1 2 (1) は、キャッシュ回 マンドを発行して、データを読み込んだ時の動作を設定 する。この時、キャッシュ回路14(1)ではコマンド パッファ20に制御コマンドを取り込み、コマンドデコ ッシュに読み込むデータ量を設定する。この後、ディス ク制御装置2はディスク装置12(1)・にリードコマン 路14(1)に、設定されたデーク量を読み出す。そし ーダ21で解読を行い、キャッシュ制御回路22にキャ て、データパス13(1)を用いて、キャッシュ回路1 【0033】次に、キャッシュ回路14(1)に勧御コ 4 (1) にデータを転送する。

発行して異常が発生したキャッシュ回路14 (1)を切 む。更にデータを出力パッファ25に魯き込み、パス5 時、出力バッファ25のパリティチェックを行なったパ た場合、キャッシュ回路14(1)内に何らかの異常が 発生したことになり、キャッシュ回路14(1)は異常 検出をディスク制御装置2に報告する。ディスク制御装 뭡2はスイッチ制御回路9にスイッチ制御コマンド6を 難し、予備キャッシュ回路14(5)に切り換える。こ [0034] キャッシュ回路14 (1) 内では入力バッ リティチェック回路26がパリティエラー27を検出し ファ23にデータを一時取り込み、キャッシュ制御回路 (1)を介してディスク制御装置2に転送する。この 22によってデータをキャッシュメモリ24に替き込 の後ディスク制御装置2は、再度ディスク装置12

(1) にリードコマンドを発行して処理を続行する。デ イスク制御装置2は、正しく読み込まれたデータをチャ ネル4 (1) ~4 (4) のうち空きのチャネルを使って ホスト計算機1にデータを送る。

[0035] 以上に説明した第2の実施例では、データ の読み込み処理を、ホスト計算機1がキャッシュ回路1

4 (1) ~14 (4) を使うことにより実現している。

もしキャッシュ回路14(1)~14(4)のうち、ど れかが故障した場合、予備キャッシュ回路14(5)に 下、あるいは使用不能になることなく処理を続けること ができる。このように、第二の実施例では、配障害性の 切り換える事により、磁気ディスクシステムが性能低 高い磁気ディスクシステムを実現している。

[0037] 図5において、15(1)~15(4) は はデータ検索回路15 (1) ~15 (4) とディスク装 読み込んだデータの検索を行なうデータ検索回路、51 图12(1)~12(n)とを、パス13(1)~13 ~12 (n) から読みだしたデータを複数のデータ検索 [0036] 図5は本発明の第三の実施例を示す図であ (4) を介して任意に接続し、ディスク装置12 (1) る。図6は全パス出力スイッチ51の構成図である。 回路に入力する全パス出力スイッチである。

は、スイッチ制御回路9にスイッチ制御コマンド6を発 データを読み込んだ時の動作を設定する。この時、三つ のデータ検索回路15 (1) ~15 (3) ではコマンド 検索処理を並列に実行する磁気ディスクシステムを実現 テムにおいて、同一データについて三種類のデータ検索 を行なった結果を、ホスト計算機1に読み込む場合、ホ スト計算機1は、チャネル4 (1) ~4 (4) のうち空 きのチャネルを用いて、ディスク制御装置2に検索コマ ンドと三種類の異なった検索データを転送する。ディス ク制御装置 2はパス5 (1) ~5 (4)、データ検索回 3 (4) を調べる。この時、例えば、パス5 (1) と三 つのデータ検索回路15(1)~15(3)とデータパ **庁して、上位スイッチ1と全パス出力スイッチ51を切** パッファ30にコマンドを取り込み、コマンドデコーダ 合、ディスク装置12 (2) から読み込んだデータを全 路15 (1) ~15 (4)、データバス13 (1) ~1 る。更に三つのデータ検索回路15(1)~15(3) [0038] 本実施例では、磁気ディスクシステムにお パス出力スイッチ51を用いて、複数のデータ検索回路 15 (1) ~15 (4) に同一データを入力してデータ するところに特徴がある。本実施例の磁気ディスクシス この後、ディスク制御装置2はディスク装置12 (2) に読み込みコマンドを発行し、ディスク装置12 (2) は、データを読み出す。この時ディスク装置12 (2) し、比較データレジスタ34に比較データを谐き込む。 り換えて、パス5 (1) と三つのデータ検索回路15 に制御コマンドと三つの異なる検索データを転送して、 31で解説を行い、比較器制御回路32の動作を設定 (1) を用いてデータ検索回路15(1)15~(3) ス13(1)が空いていた場合、ディスク制御装置2 (1) ~15 (3) とデータバス13 (1) を接続す い、必要なデータのみをホスト計算機1に転送する場 いて、読み出したデータに対して、データ検索を行な はディスク制御装置2に指定されたデータパス13

**特開平05-143242** 

E

ď

て3つのデータ液株回路15 (1)~15 (3) に同-

み、比較データレジスタ34内にある比較データと比較 器35によって比較を行ない、条件を満たしたデータだ けを一致データレジスタ36に皆き込む。この後三つの 5 (3) 内では入力パッファ 3 3 にデータを一時取り込 データ検案回路15 (1) ~15 (3) 内の一致データ [0039] それぞれのデータ検案回路15(1)~1 をディスク制御装置2に転送する。

とにより、不要なデータを取り除いて、必要なデータだ く、データ転送時間が短縮される。更に、本災施例では をホスト計算機1に読み込んでから検索を行なっていた が、データ検索回路15(1)~15(4)を設けるこ 【0040】ディスク制御装置2は、このデータをチャ ネル4(1)~4(4)のうち空きのチャネルを使って 三つの検索を同時に行なうため、検索時間も短縮され けを送ることができるため、転送するデータ鼠が少な ホスト計算機1にデータを転送する。従来はデータ金

【0041】図7 は本発明の第四の実施例を示す図であ 5. 図8は図7における全パスディスク装置71(1) ~7 1 (n) の構成図である。

3 (1) ~13 (4) に出力することができる全パスデ [0042] 図7において、15(1)~15(4)は 表み込んだデータの検索を行なうデータ検索回路、71 (1) ~71 (2) は競み出したデータを任意のパス1 (スク装置である。 [0043] 本実施例では、磁気ディスクシステムにお タを入力して、データ検索処理を並列に行う磁気ディス い、必要なデータのみをホスト計算機1に転送する場 合、ディスク装邸12 (2) から就み出したデータを いて、読み出したデータに対して、データ検案を行な パスディスク装置71 (1) ~71 (2) を用いて、 数のデータ検楽回路15(1)~15(4)に同一テ クシステムを実現するところに特徴がある。

スク制御装置2に検索コマンドと三種類の異なった検索 データを読み込む場合、ホスト計算機1は、チャネル4 データを転送する。ディスク制御装置2はパス5(1) (3) が空いていた場合、ディスク制御装置2は、スイ て、同一データについて三種類のデータ検案を行なった (1) ~4 (4) のうち空きのチャネルを川いて、ディ ッチ側御回路9にスイッチ制御コマンド6を発行して、 ~5 (4)、データ検楽回路 1 5 (1) ~ 1 5 (4)、 データパス13 (1) ~13 (4) を蹴べる。この時、 **例えばパス5 (1) と三つのデータ検索回路15 (1)** [0044] 本実施例の磁気ディスクシステムにおい ~15 (3) と三つのデータパス13 (1) ~13

上位スイッチ7と下位スイッチ8を切り換えて、パス5

(1) と3つのデータ検索回路15(1)~15(3)

ヒ三つのデータパス13 (1) ~13 (3) を扱松す

こデータを転送するが、全パス出力スイッチ51を通し

13(4)

13(3)

ディスク

ঠি

13<u>(</u>)

Y314

X114

X315

ディスク

【0046】他の効果として、ディスク装置から読み出 したデータを複数のデータ検索回路に入力してデータ検 **常処理を並列に行なうことにより、データ検索を高速に** 

データを読み込んだ時の動作を設定する。この時、三つ のデータ検索回路15(1)~15(3)ではコマンド

る。 更に三つのデータ検索回路15(1)~15(3) に制御コマンドと三つの異なる検索データを転送して、 バッファ30にコマンドを取り込み、コマンドデコータ

3 1 で解説を行い、比較器制御回路 3 2の動作を散定 し、比較データレジスタ34に比較データを書き込む。

宁う磁気ディスクシステムを実現することもできる。 [0047

战み込みと検索が、頻繁に発生するような磁気ディスク システムにおいて、キャッシュ回路とデータ検索回路を スイッチを用いて切り換え、キャッシュ回路を使用する (発明の効果)本発明では、ホスト計算機へのデータの

置71(2)は、データを読み出す。この時、全パスデ

ィスク装置?1 (2) はディスク制御装置2に指定され たデータパス13 (1) ~13 (3) 全てに同一データ

(2) にリードコマンドを発行する。全パスディスク装

この後、ディスク制御装置2は全パスディスク装置71

を出カして、データ検索回路15(1)~15(3)に

(1) ~15 (3) 内では入力パッファ33にデータを

データを転送する。それぞれのデータ検案回路15

- 時取り込み、比較データレジスタ34内にある比較テ

ことにより、キャッシュにヒットした場合は、ディスク 特にシーケンシャルリードの場合は特にヒットの確率が 検索の場合は、データ検索回路により、不要データをホ 必要となる性能、あるいは機能を選択して同時に使用で きるので、あたかも、異なる機能を持つ複数台のディス テムにおいて、効率のよいアクセスを行なうことができ る。また、上記の回路をキャッシュ回路と予備のキャッ シュ回路で構成することにより、キャッシュ回路に障害 が発生した場合にも、性能低下、あるいは使用不能にな ることなく処理を続けられ、耐障害性の高い磁気ディス スト計算機に送らないので、ホスト計算機へのデータ転 クシステムのように動作可能となり、磁気ディスクシス ネルごとに、複数の異なった性能、あるいは機能から、 の回転待ち+シーク時間分早く銃むことができるので、 送時間が短縮される。すなわち、本発明によれば、チ システムを実現することができる。

の後三つのデータ検索回路15(1)~15(3)内の

- 数データをディスク制御装置2に転送する。ディスク

||御装置2は、このデータをチャネル4 (1) ~4

- タと比較器35によって比較を行ない、条件を消たし

たデータだけを一致データレジスタ36に沓き込む。 こ

(4) のうち空きのチャネルを使ってホスト計算機1に

に読み込んでから検索を行なっていたが、データ検索回 **格15(1)~15(4)を設けることにより、不要な** データを取り除いて、必要なデータだけを送ることがで

データを転送する。従来はデータ全てをホスト計算機1

(図面の簡単な説明)

きるため、転送するデータ批が少なく、データ転送時間 が短縮される。更に、本実施例では3つの検索を同時に [0045] 図11は、本発明の実施例の効果を説明す るフローチャートである。ホスト計算機からある処理が 発行された場合 (ステップ121、122)、ディスク

**行なうため、検索時間も短縮される。** 

【図1】本発明の第一の実施例を示すプロック図。

【図2】 キャッシュ回路のブロック図。

【図4】本発明の第二の実施例を示すプロック図。 【図3】 データ検索回路のブロック図。

【図5】本発明の第三の実施例を示すブロック図。

3)。 リードの場合は、更にキャッシュ回路に故障が無

**制御装置において処理の種類を顕べる (ステップ12** 

いかチェックし(ステップ124)、故障の無い場合は スイッチを切り換えてキャッシュ回路を選択し(ステッ

ブ126)、処理を実行する。この時、キャッシュ回路

はリード性能を向上させる (ステップ127)。もし、

【図7】本発明の第四の実施例を示すプロック図。 [図6] 全パス出カスイッチのブロック図。

【図8】全パスディスク装置のブロック図。

【図9】 従来例の説明図。

[図10] 従来例の効果と問題点を表すフローチャ

[図11] 本発明の効果を説明するフローチャート。 図12】本発明の作用を説明するタイムチャート。

て(ステップ128)、同様にリード性能を向上させる (ステップ129)。ディスク制御装置において処理の 種類を調べた時 (ステップ123)、データ検索の場合 は、データ検案回路に故障が無いかどうかをチェックし

故障があった場合は、予備のキャッシュ回路に切り換え

…ホスト計算機、2…ディスク制御装置、7…上位ス · ッチ、8…下位スイッチ、9…スイッチ側御回路、5 1…全パス出カスイッチ、7 1 (1) ~7 1 (n) …全 (符号の説明)

> データ検索回路を選択し(ステップ130)、処理を実 行する。この時データ検索回路は検案性能を向上させる

(ステップ125) 、無い場合はスイッチを切り換えて


パスディスク。

たーで 諸回衆9 , 5(4) 下位スイッチ (4x4) £ (4×4) ディスク制御装置 53 でー'で 都回来斜 <u>7</u> ホスト計算機 [図 ] -4(1) 1-4(2) 上位スイッチ 5(2) 14(2) M 第回 モベルキ 143 盟回 海コマンド チャトス 制御回路

8

特閒平05-143242

8



**ムモスぐクストモ戻跡** 

よいのまさ (御本) 信回

ていかかれ 雑回

お回

アングチャ 知回

てべい サイ

鉛回暗陽 キャトス

上位スイッチ (4x5)

14(3)

14(2)

ディスク制御装置

-4(1) <del>1</del>-4(2)

スイッチ制御コマンド

ホスト計算機

<u>⊠</u>

√5(3)

2(2)

5(1)

X>14-4

スパネード

X114

X114-4


13(9)


13(2)

下位スイッチ (5x4)

9

[図4]






データ パス1

[図8]

<u>図</u>



.


鉛回イトランソーい

4214



(16)

[图11]



**侍開平05-143242** 

[6図]

6 த

(18)

なては不野処限並 7-3 11,77 インタフェース回路 バッファ切り換え回路 ディスク制御装置 F-9 ディスク装置群 ホスト計算機 7-3 7-3